P89LPC9301(2009) View Datasheet(PDF) - NXP Semiconductors.
Part Name
Description
Manufacturer
P89LPC9301
(Rev.:2009)
(Rev.:2009)
NXP Semiconductors.
P89LPC9301 Datasheet PDF : 65 Pages
| |||
NXP Semiconductors
P89LPC9301/931A1
8-bit microcontroller with accelerated two-clock 80C51 core
17. Contents
1
General description . . . . . . . . . . . . . . . . . . . . . . 1
2
Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1
2.1
Principal features . . . . . . . . . . . . . . . . . . . . . . . 1
2.2
Additional features . . . . . . . . . . . . . . . . . . . . . . 1
3
Ordering information . . . . . . . . . . . . . . . . . . . . . 3
3.1
Ordering options . . . . . . . . . . . . . . . . . . . . . . . . 3
4
Block diagram . . . . . . . . . . . . . . . . . . . . . . . . . . 4
5
Functional diagram . . . . . . . . . . . . . . . . . . . . . . 5
6
Pinning information . . . . . . . . . . . . . . . . . . . . . . 6
6.1
Pinning . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6
6.2
Pin description . . . . . . . . . . . . . . . . . . . . . . . . . 7
7
Functional description . . . . . . . . . . . . . . . . . . 10
7.1
7.2
7.3
7.3.1
7.3.2
7.4
7.4.1
7.4.2
7.4.3
7.5
7.6
7.7
7.8
7.9
7.10
7.11
7.12
7.13
7.14
7.15
7.15.1
7.16
7.16.1
7.16.1.1
7.16.1.2
7.16.1.3
7.16.1.4
7.16.2
7.16.3
7.17
7.17.1
7.17.2
7.18
7.18.1
7.18.2
Special function registers . . . . . . . . . . . . . . . . 10
Enhanced CPU . . . . . . . . . . . . . . . . . . . . . . . . 18
Clocks . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18
Clock definitions . . . . . . . . . . . . . . . . . . . . . . . 18
CPU clock (OSCCLK). . . . . . . . . . . . . . . . . . . 18
Crystal oscillator option . . . . . . . . . . . . . . . . . 18
Low speed oscillator option . . . . . . . . . . . . . . 18
Medium speed oscillator option . . . . . . . . . . . 18
High speed oscillator option . . . . . . . . . . . . . . 18
Clock output . . . . . . . . . . . . . . . . . . . . . . . . . . 19
On-chip RC oscillator option . . . . . . . . . . . . . . 19
Watchdog oscillator option . . . . . . . . . . . . . . . 19
External clock input option . . . . . . . . . . . . . . . 19
Clock sources switch on the fly. . . . . . . . . . . . 19
CCLK wake-up delay . . . . . . . . . . . . . . . . . . . 20
CCLK modification: DIVM register . . . . . . . . . 20
Low power select . . . . . . . . . . . . . . . . . . . . . . 20
Memory organization . . . . . . . . . . . . . . . . . . . 21
Data RAM arrangement . . . . . . . . . . . . . . . . . 21
Interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21
External interrupt inputs . . . . . . . . . . . . . . . . . 22
I/O ports . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23
Port configurations . . . . . . . . . . . . . . . . . . . . . 23
Quasi-bidirectional output configuration . . . . . 23
Open-drain output configuration . . . . . . . . . . . 23
Input-only configuration . . . . . . . . . . . . . . . . . 24
Push-pull output configuration . . . . . . . . . . . . 24
Port 0 analog functions . . . . . . . . . . . . . . . . . . 24
Additional port features. . . . . . . . . . . . . . . . . . 24
Power monitoring functions. . . . . . . . . . . . . . . 24
Brownout detection . . . . . . . . . . . . . . . . . . . . . 25
Power-on detection . . . . . . . . . . . . . . . . . . . . . 25
Power reduction modes . . . . . . . . . . . . . . . . . 25
Idle mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25
Power-down mode . . . . . . . . . . . . . . . . . . . . . 25
7.18.3
7.19
7.19.1
7.20
7.20.1
7.20.2
7.20.3
7.20.4
7.20.5
7.20.6
7.21
7.22
7.22.1
7.22.2
7.22.3
7.22.4
7.22.5
7.22.6
7.22.7
7.22.8
7.22.9
7.22.10
7.23
7.24
7.24.1
7.25
7.25.1
7.25.2
7.25.3
7.26
7.27
7.28
7.28.1
7.28.2
7.29
7.29.1
7.29.2
7.29.3
7.29.4
7.29.5
7.29.6
7.29.7
7.29.8
7.29.9
7.29.10
7.30
Total Power-down mode . . . . . . . . . . . . . . . . . 26
Reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26
Reset vector . . . . . . . . . . . . . . . . . . . . . . . . . . 26
Timers/counters 0 and 1 . . . . . . . . . . . . . . . . 27
Mode 0 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27
Mode 1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27
Mode 2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27
Mode 3 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27
Mode 6 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27
Timer overflow toggle output . . . . . . . . . . . . . 27
RTC/system timer. . . . . . . . . . . . . . . . . . . . . . 28
UART . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 28
Mode 0 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 28
Mode 1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 28
Mode 2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 28
Mode 3 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 29
Baud rate generator and selection . . . . . . . . . 29
Framing error . . . . . . . . . . . . . . . . . . . . . . . . . 29
Break detect . . . . . . . . . . . . . . . . . . . . . . . . . . 29
Double buffering . . . . . . . . . . . . . . . . . . . . . . . 29
Transmit interrupts with double buffering
enabled (modes 1, 2 and 3) . . . . . . . . . . . . . . 30
The 9th bit (bit 8) in double buffering
(modes 1, 2 and 3) . . . . . . . . . . . . . . . . . . . . . 30
I2C-bus serial interface. . . . . . . . . . . . . . . . . . 30
SPI . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 32
Typical SPI configurations . . . . . . . . . . . . . . . 33
Analog comparators . . . . . . . . . . . . . . . . . . . . 34
Internal reference voltage. . . . . . . . . . . . . . . . 35
Comparator interrupt . . . . . . . . . . . . . . . . . . . 35
Comparators and power reduction modes . . . 35
KBI . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 36
Watchdog timer . . . . . . . . . . . . . . . . . . . . . . . 36
Additional features . . . . . . . . . . . . . . . . . . . . . 37
Software reset . . . . . . . . . . . . . . . . . . . . . . . . 37
Dual data pointers . . . . . . . . . . . . . . . . . . . . . 37
Flash program memory . . . . . . . . . . . . . . . . . 37
General description . . . . . . . . . . . . . . . . . . . . 37
Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 38
Flash organization . . . . . . . . . . . . . . . . . . . . . 38
Using flash as data storage . . . . . . . . . . . . . . 38
Flash programming and erasing. . . . . . . . . . . 38
ICP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 39
IAP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 39
ISP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 39
Power-on reset code execution . . . . . . . . . . . 39
Hardware activation of the bootloader . . . . . . 40
User configuration bytes. . . . . . . . . . . . . . . . . 40
continued >>
P89LPC9301_931A1_1
Preliminary data sheet
Rev. 01 — 9 April 2009
© NXP B.V. 2009. All rights reserved.
64 of 65
Share Link: 