ST10F280 View Datasheet(PDF) - STMicroelectronics
Part Name
Description
Manufacturer
ST10F280 Datasheet PDF : 186 Pages
| |||
ST10F280
11.2 - New PWM Module : XPWM
The new Pulse Width Modulation (XPWM) Module
of the ST10F280 is mapped on the XBUS inter-
face (Address range 00’EC00h-00’ECFFh) and
allows the generation of up to 4 independent
PWM signals.The XPWM is enabled by setting
XPEN bit 2 of the SYSCON register and bit 4 of
the new XPERCON register. The frequency range
of these XPWM signals for a 40MHz CPU clock is
from 9.6Hz up to 20MHz for edge aligned signals.
For center aligned signals the frequency range is
4.8Hz up to 10MHz (see detailed description).
The minimum values depend on the width (16 bit)
and the resolution (CLK/1 or CLK/64) of the
XPWM timers. The maximum values assume that
the XPWM output signal changes with every cycle
of the respective timer. In a real application the
maximum XPWM frequency will depend on the
required resolution of the XPWM output signal
(see Figure 18).
The Pulse Width Modulation Module consists of
4 independent PWM channels. Each channel has
a 16-bit up/down counter XPTx, a 16-bit period
register XPPx with a shadow latch, a 16-bit pulse
width register XPWx with a shadow latch, two
comparators, and the necessary control logic. The
operation of all four channels is controlled by two
common control registers, XPWMCON0 and
XPWMCON1, and the interrupt control and status
is handled by one interrupt control register
XP2IC, which is also common for all channels
(see Figure 19).
Figure 18 : SFRs and Port Pins Associated with the XPWM Module
Data Registers
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
Counter Registers
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
Control Registers and Interrupt Control
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
XPP0 Y Y Y Y Y Y Y Y Y Y Y Y Y Y Y Y XPT0 Y Y Y Y Y Y Y Y Y Y Y Y Y Y Y Y XPWMCON0 Y Y Y Y Y Y Y Y Y Y Y Y Y Y Y Y
XPW0 Y Y Y Y Y Y Y Y Y Y Y Y Y Y Y Y
XPWMCON1 Y Y - Y - - - - Y Y Y Y Y Y Y Y
XPP1 Y Y Y Y Y Y Y Y Y Y Y Y Y Y Y Y XPT1 Y Y Y Y Y Y Y Y Y Y Y Y Y Y Y Y
XPW1 Y Y Y Y Y Y Y Y Y Y Y Y Y Y Y Y
XPOLAR
- - - - - - - - - - - - YYYY
XPP2 Y Y Y Y Y Y Y Y Y Y Y Y Y Y Y Y XPT2 Y Y Y Y Y Y Y Y Y Y Y Y Y Y Y Y
XPW2 Y Y Y Y Y Y Y Y Y Y Y Y Y Y Y Y
XP2IC E
- - - - - - - - YYYYYYYY
XPP3 Y Y Y Y Y Y Y Y Y Y Y Y Y Y Y Y XPT3 Y Y Y Y Y Y Y Y Y Y Y Y Y Y Y Y
XPW3 Y Y Y Y Y Y Y Y Y Y Y Y Y Y Y Y
Output on dedicated pins
XPWM0
XPWM1
XPWM2
XPWM3
XPPx
XPWx
XPTx
XPWMCONx
XPOLARx
XP2IC
XPWM Period Register x
XPWM Pulse WIdth Register x
XPWM Counter Register x
XPWM Control Register 0/1
XPWM Output Polarity Control Register 0/1
XPWM Interrupt Control Register
Y : This bit has a XPWM function
- : This bit has no XPWH function or is not implemnented
E : This register belongs to ESFR area
Figure 19 : XPWM Channel Block Diagram
XPPx Period Register *
Comparator
Match
Clock 1
Clock 2
Input
Control
XPTx
*
16-bit Up/Down Counter
Run
Up/Down/
Clear Control
Comparator
Match
Output Control
XPOUTx
Enable
Shadow Register
Write Control
* User readable / writeable register
XPWx Pulse Width Register*
61/186
Share Link: 