PIC32MX230F128L-I/PF View Datasheet(PDF) - Microchip Technology

Part Name

Description

Manufacturer

PIC32MX230F128L-I/PF

32-bit Microcontrollers (up to 512 KB Flash and 64 KB SRAM) with Audio/Graphics/Touch (HMI), CAN, USB, and Advanced Analog

Microchip Technology 

TABLE 9-3: DMA CHANNEL 0 THROUGH CHANNEL 3 REGISTER MAP (CONTINUED)

Bits

31/15 30/14 29/13 28/12 27/11 26/10

25/9

24/8

23/7

22/6

21/5

20/4

19/3

18/2

17/1

16/0

31:16 —

3280 DCH2CPTR

—

—

—

—

—

—

—

—

—

—

—

—

—

—

— 0000

15:0

CHCPTR<15:0>

0000

31:16 —

3290 DCH2DAT

—

—

—

—

—

—

—

—

—

—

—

—

—

—

— 0000

15:0

—

—

—

—

—

—

—

—

CHPDAT<7:0>

0000

32A0

DCH3CON

31:16

15:0

—

CHBUSY

—

—

32B0

DCH3ECON

31:16

15:0

—

—

32C0

DCH3INT

31:16

15:0

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

CHSIRQ<7:0>

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

— 0000

— CHCHNS CHEN CHAED CHCHN CHAEN

— CHEDET

CHPRI<1:0> 0000

—

—

CHAIRQ<7:0>

00FF

CFORCE CABORT PATEN SIRQEN AIRQEN

—

—

— FFF8

—

—

CHSDIE CHSHIE CHDDIE CHDHIE CHBCIE CHCCIE CHTAIE CHERIE 0000

—

—

CHSDIF CHSHIF CHDDIF CHDHIF CHBCIF CHCCIF CHTAIF CHERIF 0000

32D0

DCH3SSA

31:16

15:0

CHSSA<31:0>

0000

0000

32E0

DCH3DSA

31:16

15:0

CHDSA<31:0>

0000

0000

32F0

DCH3SSIZ

31:16

15:0

—

—

—

—

—

—

—

—

—

—

CHSSIZ<15:0>

—

—

—

—

—

— 0000

0000

3300

DCH3DSIZ

31:16

15:0

—

—

—

—

—

—

—

—

—

—

CHDSIZ<15:0>

—

—

—

—

—

— 0000

0000

3310

DCH3SPTR

31:16

15:0

—

—

—

—

—

—

—

—

—

—

CHSPTR<15:0>

—

—

—

—

—

— 0000

0000

3320

DCH3DPTR

31:16

15:0

—

—

—

—

—

—

—

—

—

—

CHDPTR<15:0>

—

—

—

—

—

— 0000

0000

3330

DCH3CSIZ

31:16

15:0

—

—

—

—

—

—

—

—

—

—

CHCSIZ<15:0>

—

—

—

—

—

— 0000

0000

3340

DCH3CPTR

31:16

15:0

—

—

—

—

—

—

—

—

—

—

CHCPTR<15:0>

—

—

—

—

—

— 0000

0000

3350

DCH3DAT

31:16

15:0

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

CHPDAT<7:0>

—

— 0000

0000

Legend: x = unknown value on Reset; — = unimplemented, read as ‘0’. Reset values are shown in hexadecimal.

Note 1:

All registers in this table have corresponding CLR, SET and INV registers at their virtual addresses, plus offsets of 0x4, 0x8 and 0xC, respectively. See Section 11.2 “CLR, SET, and INV Registers” for

more information.

Share Link: