Z89138/Z89139
Voice Processing Controllers
(B) 07
D7 D6 D5 D4 D3 D2 D1 D0
DSP EXT3,
Bits D7-D0
Figure 50. Outgoing Register to DSP EXT3
(Low Byte)
(B) 07H [Read/Write]
(B) 08
D7 D6 D5 D4 D3 D2 D1 D0
DSP EXT0,
Bits D15-D8
Figure 51. Incoming Register from DSP EXT0
(High Byte)
(B) 08H [Read-Only]
(B) 09
D7 D6 D5 D4 D3 D2 D1 D0
DSP EXT0,
Bits D7-D0
Figure 52. Incoming Register from DSP EXT0
(Low Byte)
(B) 09H [Read-Only]
(B) 0A
D7 D6 D5 D4 D3 D2 D1 D0
DSP EXT1,
Bits D15-D8
Figure 53. Incoming Register from DSP EXT1
(High Byte)
(B) 0AH [Read-Only]
Zilog
(B) 0B
D7 D6 D5 D4 D3 D2 D1 D0
DSP EXT1,
Bits D7-D0
Figure 54. Incoming Register from DSP EXT1
(Low Byte)
(B) 0BH [Read-Only]
(B) 0C
D7 D6 D5 D4 D3 D2 D1 D0
DSP EXT2,
Bits D15-D8
Figure 55. Incoming Register from DSP EXT2
(High Byte)
(B) 0CH [Read-Only]
(B) 0D
D7 D6 D5 D4 D3 D2 D1 D0
DSP EXT2,
Bits D7-D0
Figure 56. Incoming Register from DSP EXT2
(Low Byte)
(B) 0DH [Read-Only]
(B) 0E
D7 D6 D5 D4 D3 D2 D1 D0
DSP EXT3,
Bits D15-D8
Figure 57. Incoming Register from DSP EXT3
(High Byte)
(B) 0EH [Read-Only]
56
PRELIMINARY
DS97TAD0201