PIC32MX230F128L-I/PF View Datasheet(PDF) - Microchip Technology

Part Name

Description

Manufacturer

PIC32MX230F128L-I/PF

32-bit Microcontrollers (up to 512 KB Flash and 64 KB SRAM) with Audio/Graphics/Touch (HMI), CAN, USB, and Advanced Analog

Microchip Technology 

TABLE 19-1: UART1 THROUGH UART5 REGISTER MAP (CONTINUED)

Bits

31/15 30/14 29/13 28/12 27/11 26/10

25/9

24/8

23/7

22/6

21/5

20/4

19/3

18/2

17/1

16/0

31:16 —

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

6440 U3BRG(1)

15:0

Baud Rate Generator Prescaler

6600

U4MODE(1)

31:16

15:0

—

ON

—

—

—

—

—

—

SIDL

IREN RTSMD

—

—

—

UEN<1:0>

—

WAKE

—

—

LPBACK ABAUD

—

RXINV

—

BRGH

—

—

PDSEL<1:0>

—

STSEL

6610

31:16

U4STA(1)

15:0

—

—

UTXISEL<1:0>

—

—

—

—

UTXINV URXEN UTXBRK UTXEN

— ADM_EN

UTXBF TRMT

URXISEL<1:0>

ADDEN

ADDR<7:0>

RIDLE PERR

FERR

OERR URXDA

31:16 —

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

6620 U4TXREG

15:0 —

—

—

—

—

—

—

TX8

Transmit Register

31:16 —

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

6630 U4RXREG

15:0 —

—

—

—

—

—

—

RX8

Receive Register

31:16 —

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

6640 U4BRG(1)

15:0

Baud Rate Generator Prescaler

6800

U5MODE(1,2)

31:16

15:0

—

ON

—

—

—

—

—

—

SIDL

IREN RTSMD

—

—

—

UEN<1:0>

—

WAKE

—

—

LPBACK ABAUD

—

RXINV

—

BRGH

—

—

PDSEL<1:0>

—

STSEL

31:16

6810 U5STA(1,2)

15:0

—

—

UTXISEL<1:0>

—

—

—

—

UTXINV URXEN UTXBRK UTXEN

— ADM_EN

UTXBF TRMT

URXISEL<1:0>

ADDEN

ADDR<7:0>

RIDLE PERR

FERR

OERR URXDA

31:16 —

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

6820 U5TXREG(1,2)

15:0 —

—

—

—

—

—

—

TX8

Transmit Register

31:16 —

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

6830 U5RXREG(1,2)

15:0 —

—

—

—

—

—

—

RX8

Receive Register

31:16 —

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

6840 U5BRG(1,2)

15:0

Baud Rate Generator Prescaler

Legend: x = unknown value on Reset; — = unimplemented, read as ‘0’. Reset values are shown in hexadecimal.

Note 1:

2:

This register has corresponding CLR, SET and INV registers at its virtual address, plus an offset of 0x4, 0x8 and 0xC, respectively. See Section 11.2 “CLR, SET, and INV Registers” for more

information.

This register is only available on 100-pin devices.

0000

0000

0000

0000

0000

FFFF

0000

0000

0000

0000

0000

0000

0000

0000

0000

FFFF

0000

0000

0000

0000

0000

0000

Share Link: