PIC32MX230F128L-I/PF View Datasheet(PDF) - Microchip Technology

Part Name

Description

Manufacturer

PIC32MX230F128L-I/PF

32-bit Microcontrollers (up to 512 KB Flash and 64 KB SRAM) with Audio/Graphics/Touch (HMI), CAN, USB, and Advanced Analog

Microchip Technology 

20.1 Control Registers

TABLE 20-1: PARALLEL MASTER PORT REGISTER MAP

Bits

31/15

30/14

29/13

28/12

27/11

26/10

25/9

24/8

23/7

22/6

21/5

20/4

19/3

18/2

17/1

16/0

7000

PMCON

31:16

15:0

—

ON

—

—

—

—

—

—

— RDSTART —

—

SIDL

ADRMUX<1:0> PMPTTL PTWREN PTRDEN

CSF<1:0>

—

—

—

ALP

CS2P CS1P

— DUALBUF — 0000

—

WRSP RDSP 0000

7010

PMMODE

31:16

15:0

—

BUSY

—

—

IRQM<1:0>

—

—

INCM<1:0>

—

MODE16

—

—

MODE<1:0>

—

—

WAITB<1:0>

—

—

—

WAITM<3:0>

—

—

—

WAITE<1:0>

0000

0000

31:16 —

—

—

—

—

—

—

—

—

—

—

—

—

—

—

— 0000

7020

PMADDR

15:0

CS2

ADDR15

CS1

ADDR14

ADDR<13:0>

0000

0000

31:16 —

—

—

—

—

—

—

—

—

—

—

—

—

—

—

— 0000

7030 PMDOUT 15:0

DATAOUT<15:0>

0000

31:16 —

7040 PMDIN 15:0

—

—

—

—

—

—

—

—

—

DATAIN<15:0>

—

—

—

—

—

— 0000

0000

31:16 —

7050 PMAEN 15:0

—

—

—

—

—

—

—

—

PTEN<15:0>

—

—

—

—

—

—

— 0000

0000

7060

PMSTAT

31:16

15:0

—

IBF

—

IBOV

—

—

—

—

—

—

—

—

—

—

—

IB3F

IB2F

IB1F

IB0F

OBE

OBUF

—

—

—

—

—

— 0000

—

OB3E OB2E OB1E OB0E BFBF

31:16 —

—

—

—

—

—

—

—

—

—

—

—

—

—

—

— 0000

7070

PMWADDR

15:0

WCS2 WCS1

WADDR15 WADDR14

—

—

—

—

—

—

—

—

—

WADDR<13:0>

—

—

—

—

— 0000

0000

31:16 —

—

—

—

—

—

—

—

—

—

—

—

—

—

—

— 0000

7080

PMRADDR

15:0

RCS2 RCS1

RADDR15 RADDR14

—

—

—

—

—

—

—

—

—

RADDR<13:0>

—

—

—

—

— 0000

0000

31:16 31:16

—

—

—

—

—

—

—

—

—

—

—

—

—

—

— 0000

7090 PMRDIN 15:0 15:0

RDATAIN<15:0>

0000

Legend: x = unknown value on Reset; — = unimplemented, read as ‘0’. Reset values are shown in hexadecimal.

Note 1:

All registers in this table have corresponding CLR, SET and INV registers at their virtual addresses, plus offsets of 0x4, 0x8 and 0xC, respectively. See Section 11.2 “CLR, SET, and INV Registers” for

more information.

Share Link: