TABLE 4-1: CPU CORE REGISTER MAP (CONTINUED)
SFR
Name
Addr. Bit 15
Bit 14
Bit 13
Bit 12
Bit 11
Bit 10
Bit 9
Bit 8
Bit 7
Bit 6
Bit 5
Bit 4
Bit 3
Bit 2
Bit 1
Bit 0
All
Reset
s
DOENDH 0040
—
—
—
—
—
—
—
—
—
—
SR
0042 OA
OB
SA
SB
OAB
SAB
DA
DC
IPL2
IPL1
CORCON 0044 VAR
—
US1
US0
EDT
DL2
DL1
DL0
SATA SATB
MODCON 0046 XMODEN YMODEN
—
—
BWM3 BWM2 BWM1 BWM0 YWM3 YWM2
XMODSRT 0048
XMODSRT<15:1>
XMODEND 004A
XMODEND<15:1>
YMODSRT 004C
YMODSRT<15:1>
YMODEND 004E
YMODEND<15:1>
XBREV
0050 BREN XBREV14 XBREV13 XBREV12 XBREV11 XBREV10 XBREV9 XBREV8 XBREV7 XBREV6
DISICNT 0052
—
—
DISICNT<13:0>
TBLPAG
0054
—
—
—
—
—
—
—
—
MSTRPR 0058
MSTRPR<15:0>
CTXTSTAT 005A
—
—
—
—
—
CCTXI2 CCTXI1 CCTXI0
—
—
Legend: x = unknown value on Reset; — = unimplemented, read as ‘0’. Reset values are shown in hexadecimal.
IPL0
SATDW
YWM1
XBREV5
—
RA
ACCSAT
YWM0
XBREV4
DOENDH<5:0>
N
OV
IPL3
SFA
XWM3 XWM2
Z
RND
XWM1
C
IF
XWM0
0
1
0
1
XBREV3 XBREV2 XBREV1 XBREV0
TBLPAG<7:0>
—
—
MCTXI2 MCTXI1 MCTXI0
00xx
0000
0020
0000
xxxx
xxxx
xxxx
xxxx
8xxx
xxxx
0000
0000
0000